Publication
Regulador linear de tensão em tecnologia HV-CMOS
| datacite.subject.fos | Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e Informática | pt_PT |
| dc.contributor.advisor | Martins, Maria João Marques | |
| dc.contributor.advisor | Santos, Pedro Nuno Mendonça dos | |
| dc.contributor.author | Mota, Frédéric Gonçalves da | |
| dc.date.accessioned | 2016-06-09T13:31:35Z | |
| dc.date.available | 2016-06-10T00:30:15Z | |
| dc.date.issued | 2012-10 | |
| dc.description.abstract | Atualmente, assiste-se na nossa sociedade a um recurso e uso massivo de equipamentos eletrónicos portáteis. Este facto, aliado à competitividade de mercado, exigiu o desenvolvimento desses equipamentos com o intuito de melhorar a sua gestão de potência e, obter, consequentemente, maior autonomia e rendimento. Assim, na gestão de potência de um SoC são os reguladores de tensão que assumem um papel de extrema importância. O trabalho realizado ao longo da presente dissertação pressupõe o projeto de um regulador linear de tensão do tipo LDO em tecnologia HV-CMOS, capaz de suportar tensões de entrada de 12V com vista à alimentação de blocos funcionais RF-CMOS com 3,3V e uma corrente de 100mA. Foi implementado através do processo CMOS de 0.35μm de 50V da Austria Micro Systems. A corrente de quiescente do regulador linear de tensão que determina a eficiência de corrente é de 120,22μA. Possui uma eficiência de corrente de 99,88% e um rendimento de 82,46% quando a tensão mínima de entrada é utilizada. O regulador linear de tensão possui uma tensão de dropout de 707mV. A estabilidade do sistema é mantida mesmo com transições de carga de 10μA para 100mA. O regulador possui um tempo de estabelecimento inferior a 2,4μs e uma variação da tensão de saída relativamente ao seu valor nominal inferior a 18mV, ambos para o pior caso. Porém, este regulador possui um undershoot e um overshoot de +- 1,85V. | pt_PT |
| dc.description.abstract | Currently, we are witnessing in our society a massive use of portable electronic equipment. This fact, together with the competitiveness of the market, requires the development of these devices in order to improve its power management and obtain, consequently, higher autonomy and efficiency. Thus, in power management, namely in System-on-Chip (SoC), the voltage play a major role. The work performed through this thesis requires the design of a LDO linear voltage regulator in HV-CMOS technology, capable of withstanding input voltages of 12V of supply for the functional blocks of RF-CMOS 3.3 V and a current of 100mA. It was implemented by with the 0.35μm, 50V, CMOS process from Austria Micro Systems. The quiescent current of the designed linear voltage regulator which determines the current efficiency is 120.22 μA. It has a current efficiency of 99.88% and an efficiency of 82.46% when the minimum voltage input is used. The linear voltage regulator has a dropout voltage of 707mV. Stability of the system is maintained even with load transitions from 10μA to 100mA. The regulator has a settling time below 2.4 μs and a variation of the output voltage relative to its nominal value less than 18mv (worst case condition). The regulator has an undershoot and overshoot of ± 1.85 V. | pt_PT |
| dc.identifier.uri | http://hdl.handle.net/10400.26/14014 | |
| dc.language.iso | por | pt_PT |
| dc.subject | LDO | pt_PT |
| dc.subject | tensão de dropout | pt_PT |
| dc.subject | estabilidade | pt_PT |
| dc.subject | eficiência de corrente. | pt_PT |
| dc.title | Regulador linear de tensão em tecnologia HV-CMOS | pt_PT |
| dc.type | master thesis | |
| dspace.entity.type | Publication | |
| rcaap.rights | openAccess | pt_PT |
| rcaap.type | masterThesis | pt_PT |
| thesis.degree.grantor | Academia Militar |